

CA-IS373xC 通用三通道数字隔离器

1 产品特性

- 信号传输速率: DC to 40Mbps
- 宽电源电压范围: 3V 到 5.5V
- 宽温度范围: -40°C 到 125°C
- 默认输出高电平和低电平选项
- 优异的电磁抗扰度
- 高 CMTI: $\pm 150\text{kV}/\mu\text{s}$ (典型值)
- 低功耗, (典型值):
 - 电流为 2.0mA/通道 (@5V, 1Mbps)
 - 电流为 3.5mA/通道 (@5V, 40Mbps)
- 精确时序 (典型值)
 - 22ns 传播延迟
 - 2.5ns 脉冲宽度失真
 - 1ns 传播延迟偏差
 - 20ns 最小脉冲宽度
- 高达 5kV_{RMS} 的隔离电压
- 隔离栅寿命: >40 年
- 具有使能端的三态输出
- CMOS 逻辑输入
- 安规认证
 - DIN V VDE V 0884-17:2021-10 认证
 - UL 1577 器件程序认证

2 应用

- 工业自动化
- 电机控制
- 医疗电子
- 隔离开关电源
- 太阳能逆变器
- 隔离 ADC, DAC

3 概述

CA-IS373xC 是一款高性价比三通道数字隔离器, 具有精确的时序特性和低电源损耗。在隔离 CMOS 数字 I/O 时, CA-IS373xC 器件可提供高电磁抗扰度和低辐射。所有器


件版本均为 CMOS 逻辑输入, 可实现高抗噪性能。每条隔离通道的逻辑输入和输出缓冲器均由二氧化硅 (SiO₂) 绝缘栅隔离。CA-IS3730C 三个通道都在同一个方向上, 输出侧 (B 侧) 具有输出使能; CA-IS3731C 具有两个前向和一个反向通道, 两侧均具有输出使能; 所有设备都具有故障安全模式选项。如果输入侧电压或信号丢失, 对于后缀为 L 的设备, 默认输出为低, 对于带有后缀 H 的设备, 默认输出为高。

CA-IS373xC 器件具有高绝缘能力, 有助于防止数据总线或其他电路上的噪声和浪涌进入本地接地端, 从而干扰或损坏敏感电路。高 CMTI 能力有望保证数字信号的正确传输。CA-IS373xC 器件采用 16 引脚宽体 SOIC 封装, 支持绝缘耐压高达 5kV_{RMS}。

器件信息

零件号	封装	封装尺寸(标称值)
CA-IS3730C	SOIC16-WB (W)	10.30mm × 7.50mm
CA-IS3731C		

简化通道结构图



通道 A 和 B 被隔离电容隔开。

GND A 和 GND B 分别连接 A 侧信号和 B 侧电源隔离接地。

4 订购指南

表 4-1 有效订购零件编号

型号	输入通道数 A 侧	输入通道数 B 侧	故障安全 输出状态	额定耐压 (kV _{RMS})	输出使能	封装
CA-IS3730CLW	3	0	低	5.0	有	SOIC16-WB
CA-IS3730CHW	3	0	高	5.0	有	SOIC16-WB
CA-IS3731CLW	2	1	低	5.0	有	SOIC16-WB
CA-IS3731CHW	2	1	高	5.0	有	SOIC16-WB

目录

1	产品特性	1	7.9	电源电流特性	10
2	应用	1	7.9.1	$V_{DDA} = V_{DDB} = 5\text{ V} \pm 10\%$, $T_A = -40$ to 125°C	10
3	概述	1	7.9.2	$V_{DDA} = V_{DDB} = 3.3\text{ V} \pm 10\%$, $T_A = -40$ to 125°C	11
4	订购指南	2	7.10	时序特性	12
5	修订历史	3	7.10.1	$V_{DDA} = V_{DDB} = 5\text{ V} \pm 10\%$, $T_A = -40$ to 125°C ...	12
6	引脚功能描述	4	7.10.2	$V_{DDA} = V_{DDB} = 3.3\text{ V} \pm 10\%$, $T_A = -40$ to 125°C	12
7	产品规格	5	8	参数测量信息	13
7.1	绝对最大额定值 ¹	5	9	详细说明	16
7.2	ESD 额定值	5	9.1	工作原理	16
7.3	建议工作条件	5	9.2	功能框图	16
7.4	热量信息	6	9.3	真值表	17
7.5	额定功率	6	10	应用电路	18
7.6	隔离特性	7	11	封装信息	19
7.7	安全相关认证	8	11.1	SOIC16 宽体外形尺寸	19
7.8	电气特性	9	12	焊接信息	20
7.8.1	$V_{DDA} = V_{DDB} = 5\text{ V} \pm 10\%$, $T_A = -40$ to 125°C	9	13	编带信息	21
7.8.2	$V_{DDA} = V_{DDB} = 3.3\text{ V} \pm 10\%$, $T_A = -40$ to 125°C	9	14	重要声明	22

5 修订历史

修订版本号	修订内容	修订日期	页码
Version 1.00	NA	2024.08.12	NA

6 引脚功能描述




图 6-1 CA-IS373xC 顶部视图

表 6-1 CA-IS373xC 引脚功能描述

引脚名称	引脚编号	类型	描述
VDDA	1	电源	A 侧电源电压
GNDA	2	地	A 侧接地基准点
VI1	3	逻辑输入	A 侧逻辑输入
VI2	4	逻辑输入	A 侧逻辑输入
VI3/VO3	5	逻辑输入/输出	CA-IS3730 A 侧逻辑输入/ CA-IS3731 A 侧逻辑输出
NC	6	NC	无内部连接
NC ¹ /ENA ²	7	逻辑输入	A 侧使能高电平有效或浮空。CA-IS3730 内部无连接
GNDA	8	地	A 侧接地基准点
GNDB	9	地	B 侧接地基准点
ENB ²	10	逻辑输入	B 侧使能高电平有效或浮空
NC	11	NC	无内部连接
VI3/VO3	12	逻辑输入/输出	CA-IS3731 B 侧逻辑输入/ CA-IS3730 B 侧逻辑输出
VO2	13	逻辑输出	B 侧逻辑输出
VO1	14	逻辑输出	B 侧逻辑输出
GNDB	15	地	B 侧接地基准点
VDDB	16	电源	B 侧电源电压

备注:

1. 无连接。这些引脚没有内部连接。它们可以悬空，连接到 V_{DD} 或连接到 GND 。
2. 使能输入 ENA 和 ENB 可用于多路复用，时钟同步或其他输出控制。表 9-2 中列出了每种隔离器产品的 ENA , ENB 逻辑运算。这些输入在内部上拉至本地 V_{DD} ，允许它们连接到外部逻辑电平（高或低）或悬空。为了最大限度地降低噪声耦合，如果它们悬空，请不要将电路走线连接到 ENA 或 ENB 。如果未使用 ENA , ENB ，建议将它们连接到外部逻辑电平，特别是如果 CA-IS373xC 在嘈杂的环境中运行。

7 产品规格

7.1 绝对最大额定值¹

参数	最小值	最大值	单位
V _{DDA} , V _{DDDB} 电源电压 ²	-0.5	7.0	V
V _{in} 输入电压 V _{Ix} , EN _x	-0.5	V _{DD} +0.5 ³	V
I _O 输出电流	-20	20	mA
T _J 结温		150	°C
T _{STG} 存储温度范围	-65	150	°C

备注:

- 等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最大值，并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下，推断产品能否正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。
- 除差分 I/O 总线电压以外的所有电压值，均相对于本地接地端子（GNDA 或 GNDB），并且是峰值电压值。
- 最大电压不得超过 7 V。

7.2 ESD 额定值

ESD 静电放电	数值	单位
人体模型 (HBM), 根据 ANSI/ESDA/JEDEC JS-001, 同侧引脚	±8000	V
组件充电模式(CDM), 根据 JEDEC specification JESD22-C101, 所有引脚 ²	±2000	

7.3 建议工作条件

参数	最小值	典型值	最大值	单位
V _{DDA} , V _{DDDB} 电源电压	3.00	3.30	5.50	V
V _{DD} (UVLO ⁺) V _{DD} 电源电压上升时的欠压阈值	2.55	2.70	2.85	V
V _{DD} (UVLO ⁻) V _{DD} 电源电压下降时的欠压阈值	2.35	2.50	2.65	V
V _{HYS} (UVLO) V _{DD} 迟滞欠压阈值	150	200	250	mV
I _{OH} 高电平输出电流	V _{DDO} ¹ = 5V	-4		mA
	V _{DDO} = 3.3V	-2		
I _{OL} 低电平输出电流	V _{DDO} = 5V		4	mA
	V _{DDO} = 3.3V		2	
V _{IH} 输入逻辑高电平电压	0.7×V _{DDI} ²		V _{DDI}	V
V _{IL} 输入逻辑低电平电压	0		0.3×V _{DDI}	V
DR 信号传输速率	0		40	Mbps
T _A 环境温度	-40	27	125	°C

备注:

- V_{DDO} = 输出侧 V_{DD}
- V_{DDI} = 输入侧 V_{DD}

7.4 热量信息

热量表		CA-IS373xC	单位
		SOIC16-WB(W)	
R _{θJA}	IC 结至环境的热阻	83.4	°C/W

7.5 额定功率

参数		测试条件	最小值	典型值	最大值	单位
CA-IS3730C						
P _D	最大功耗	V _{DDA} = V _{ddb} = 5.5V, C _L = 15pF, T _J = 150°C, 输入 20MHz 50% 占空比方波			NA	mW
P _{DA}	A 侧的最大功耗				NA	mW
P _{DB}	B 侧的最大功耗				NA	mW
CA-IS3731C						
P _D	最大功耗	V _{DDA} = V _{ddb} = 5.5V, C _L = 15pF, T _J = 150°C, 输入 20MHz 50% 占空比方波			100	mW
P _{DA}	A 侧的最大功耗				40	mW
P _{DB}	B 侧的最大功耗				60	mW

7.6 隔离特性

参数		测试条件	数值 W	单位
CLR	外部气隙 (间隙) ¹	测量输入端至输出端, 隔空最短距离	8	mm
CPG	外部爬电距离 ¹	测量输入端至输出端, 沿壳体最短距离	8	mm
DTI	隔离距离	最小内部间隙 (内部距离)	25	μm
CTI	相对漏电指数	DIN EN 60112 (VDE 0303-11); IEC 60112	>600	V
	材料组	依据 IEC 60664-1	I	
	IEC 60664-1 过压类别	额定市电电压 ≤ 300 V _{RMS}	I-IV	
		额定市电电压 ≤ 600 V _{RMS}	I-IV	
		额定市电电压 ≤ 1000 V _{RMS}	I-III	
DIN V VDE V 0884-17:2021-10²				
V _{IORM}	最大重复峰值隔离电压	交流电压(双极)	1414	V _{PK}
V _{IOWM}	最大工作隔离电压	交流电压; 时间相关的介质击穿 (TDDb) 测试	1000	V _{RMS}
		直流电压	1414	V _{DC}
V _{IOTM}	最大瞬态隔离电压	V _{TEST} = V _{IOTM} , t = 60s (认证); V _{TEST} = 1.2 × V _{IOTM} , t = 1s (100% 产品测试)	7070	V _{PK}
V _{IMP}	最大脉冲电压	测试方法 依据 IEC 62368-1, 1.2/50μs 波形	8700	V _{PK}
V _{IOSM}	最大浪涌隔离电压 ³	测试方法 依据 IEC 62368-1, 1.2/50μs 波形, V _{TEST} = 1.6 × V _{IOSM} (认证)	11312	V _{PK}
Q _{pd}	表征电荷 ⁴	方法 a, 输入/输出安全测试子类 2/3 后, V _{ini} = V _{IOTM} , t _{ini} = 60s; V _{pd(m)} = 1.2 × V _{IORM} , t _m = 10s	≤5	pC
		方法 a, 环境测试子类 1 后, V _{ini} = V _{IOTM} , t _{ini} = 60s; V _{pd(m)} = 1.6 × V _{IORM} , t _m = 10s	≤5	
		方法 b1, 常规测试 (100% 生产测试) 和前期 预 处理(抽样测试) V _{ini} = 1.2 × V _{IOTM} , t _{ini} = 1s; V _{pd(m)} = 1.875 × V _{IORM} , t _m = 1s	≤5	
C _{IO}	栅电容, 输入到输出 ⁵	V _{IO} = 0.4 × sin (2πft), f = 1MHz	~0.5	pF
R _{IO}	绝缘电阻 ⁵	V _{IO} = 500 V, T _A = 25°C	>10 ¹²	Ω
		V _{IO} = 500 V, 100°C ≤ T _A ≤ 125°C	>10 ¹¹	
		V _{IO} = 500 V at T _S = 150°C	>10 ⁹	
	污染度		2	
UL 1577				
V _{ISO}	最大隔离电压	V _{TEST} = V _{ISO} , t = 60s (认证), V _{TEST} = 1.2 × V _{ISO} , t = 1s (100% 生产测试)	5000	V _{RMS}
备注:				
1. 根据应用的特定设备隔离标准应用爬电距离和间隙要求。注意保持电路板设计的爬电距离和间隙距离, 以确保印刷电路板上隔离器的安装焊盘不会缩短该距离。在某些情况下印刷电路板上的爬电距离和间隙相等。在印刷电路板上插入凹槽的技术有助于提高这些指标。				
2. 该标准仅适用于安全等级内的安全电气绝缘。应通过适当的保护电路确保符合安全等级。				
3. 测试在空气或油中进行, 以确定隔离屏障的固有浪涌抗扰度。				
4. 表征电荷是由局部放电引起的放电电荷(pd)。				
5. 栅两侧的所有引脚连接在一起, 形成双端子器件。				

7.7 安全相关认证

VDE	UL(Pending)
根据 DIN V VDE V 0884-17:2021-10 认证	UL1577 器件程序认证
Reinforced Isolation: V _{IORM} : 1414V _{PK} V _{IOTM} : 7070V _{PK} V _{IOSM} : 11312V _{PK}	5000 V _{RMS}
证书编号: 增强绝缘: 40057278	证书编号:

7.8 电气特性

7.8.1 $V_{DDA} = V_{DDB} = 5V \pm 10\%$, $T_A = -40$ to $125^\circ C$

参数	测试条件	最小值	典型值	最大值	单位
V_{OH} 输出电压逻辑高电平	$I_{OH} = -4mA$; 图 8-3	$V_{DDO}^{1-0.4}$	$V_{DDO}^{1-0.2}$		V
V_{OL} 输出电压逻辑低电平	$I_{OL} = 4mA$; 图 8-3		0.2	0.4	V
$V_{IT+(IN)}$ 输入阈值逻辑高电平		$0.7 \times V_{DDI}$			V
$V_{IT-(IN)}$ 输入阈值逻辑低电平				$0.3 \times V_{DDI}$	V
I_{IH} 输入高电平漏电流	$V_{IH} = V_{DDA}$ at Vlx or ENx			20	μA
I_{IL} 输入低电平漏电流	$V_{IL} = 0V$ at Vlx or ENx	-20			μA
Z_O 输出阻抗 ²			50		Ω
CMTI 共模瞬变抗扰度	$V_I = V_{DDI}^1$ or $0V$, $V_{CM} = 1200V$; 图 8-5		150		$kV/\mu s$
C_I 输入电容 ³	$V_I = V_{DD}/2 + 0.4 \times \sin(2\pi ft)$, $f = 1MHz$, $V_{DD} = 5V$		2		pF

备注:

- V_{DDI} = 输入侧 V_{DD} , V_{DDO} = 输出侧 V_{DD}
- 正常隔离器通道的输出阻抗约为 $50\Omega \pm 40\%$ 。
- 从引脚到地测量。

7.8.2 $V_{DDA} = V_{DDB} = 3.3V \pm 10\%$, $T_A = -40$ to $125^\circ C$

参数	测试条件	最小值	典型值	最大值	单位
V_{OH} 输出电压逻辑高电平	$I_{OH} = -2mA$; 图 8-3	$V_{DDO}^{1-0.2}$	$V_{DDO}^{1-0.1}$		V
V_{OL} 输出电压逻辑低电平	$I_{OL} = 2mA$; 图 8-3		0.2	0.4	V
$V_{IT+(IN)}$ 输入阈值逻辑高电平		$0.7 \times V_{DDI}$			V
$V_{IT-(IN)}$ 输入阈值逻辑低电平				$0.3 \times V_{DDI}$	V
I_{IH} 输入高电平漏电流	$V_{IH} = V_{DDA}$ at Ax or Bx or ENx			20	μA
I_{IL} 输入低电平漏电流	$V_{IL} = 0V$ at Ax or Bx or ENx	-20			μA
Z_O 输出阻抗 ²			50		Ω
CMTI 共模瞬变抗扰度	$V_I = V_{DDI}^1$ or $0V$, $V_{CM} = 1200V$; 图 8-5		150		$kV/\mu s$
C_I 输入电容 ³	$V_I = V_{DD}/2 + 0.4 \times \sin(2\pi ft)$, $f = 1MHz$, $V_{DD} = 3.3V$		2		pF

备注:

- V_{DDI} = 输入侧 V_{DD} , V_{DDO} = 输出侧 V_{DD}
- 正常隔离器通道的输出阻抗约为 $50\Omega \pm 40\%$ 。
- 从引脚到地测量。

7.9 电源电流特性
7.9.1 $V_{DDA} = V_{DDB} = 5V \pm 10\%$, $T_A = -40$ to 125°C

参数	测试条件	电源电流	最小值	典型值	最大值	单位
CA-IS3730C						
电源电流 – 使能关断	$ENB = 0V$; $V_{IN} = 0V$ (CA-IS3730CL); $V_{IN} = V_{DDA}$ (CA-IS3730CH)	I_{DDA}		NA		mA
		I_{DDB}		NA		
	$ENB = 0V$; $V_{IN} = V_{DDA}$ (CA-IS3730CL); $V_{IN} = 0V$ (CA-IS3730CH)	I_{DDA}		NA		
		I_{DDB}		NA		
电源电流 – 直流信号	$ENB = V_{DDB}$; $V_{IN} = 0V$ (CA-IS3730CL); $V_{IN} = V_{DDA}$ (CA-IS3730CH)	I_{DDA}		NA		
		I_{DDB}		NA		
	$ENB = V_{DDB}$; $V_{IN} = V_{DDA}$ (CA-IS3730CCL); $V_{IN} = 0V$ (CA-IS3730CH)	I_{DDA}		NA		
		I_{DDB}		NA		
电源电流 – 交流信号	$ENB = V_{DDB}$; 所有通道输入 50% 占空比, 幅值为 5V 的方波; 每个通道 $C_L = 15pF$	1Mbps (500kHz)	I_{DDA}		NA	
			I_{DDB}		NA	
		10Mbps (5MHz)	I_{DDA}		NA	
			I_{DDB}		NA	
		40Mbps (20MHz)	I_{DDA}		NA	
			I_{DDB}		NA	
CA-IS3731C						
电源电流 – 使能关断	$ENA = ENB = 0V$; $V_{IN} = 0V$ (CA-IS3731CL); $V_{IN} = V_{DDI}^1$ (CA-IS3731CH)	I_{DDA}		2.1	3.5	mA
		I_{DDB}		3.0	4.8	
	$ENA = ENB = 0V$; $V_{IN} = V_{DDI}$ (CA-IS3731CL); $V_{IN} = 0V$ (CA-IS3731CH)	I_{DDA}		4.9	7.6	
		I_{DDB}		4.6	7.2	
电源电流 – 直流信号	$ENA = ENB = V_{DDI}$; $V_{IN} = 0V$ (CA-IS3731CL); $V_{IN} = V_{DDI}$ (CA-IS3731CH)	I_{DDA}		2.1	3.5	
		I_{DDB}		3.0	4.8	
	$ENA = ENB = V_{DDI}$; $V_{IN} = V_{DDI}$ (CA-IS3731CL); $V_{IN} = 0V$ (CA-IS3731CH)	I_{DDA}		4.9	7.6	
		I_{DDB}		4.6	7.2	
电源电流 – 交流信号	$ENA = ENB = V_{DDI}$; 所有通道输入 50% 占空比, 幅值为 5V 的方波; 每个通道 $C_L = 15pF$	1Mbps (500kHz)	I_{DDA}		3.7	5.9
			I_{DDB}		3.9	6.1
		10Mbps (5MHz)	I_{DDA}		4.6	7.2
			I_{DDB}		5.5	8.5
		40Mbps (20MHz)	I_{DDA}		6.6	10.2
			I_{DDB}		9.6	14.8
备注:						
1. V_{DDI} = 输入侧 V_{DD}						

7.9.2 $V_{DDA} = V_{DDB} = 3.3V \pm 10\%$, $T_A = -40$ to $125^\circ C$

参数	测试条件	电源电流	最小值	典型值	最大值	单位
CA-IS3730C						
电源电流 – 使能关断	ENB = 0V; $V_{IN} = 0V$ (CA-IS3730CL); $V_{IN} = V_{DDA}$ (CA-IS3730CH)	I_{DDA}		NA		mA
		I_{DDB}		NA		
电源电流 – 直流信号	ENB = 0V; $V_{IN} = V_{DDA}$ (CA-IS3730CL); $V_{IN} = 0V$ (CA-IS3730CH)	I_{DDA}		NA		
		I_{DDB}		NA		
电源电流 – 交流信号	ENB = V_{DDB} ; $V_{IN} = 0V$ (CA-IS3730CL); $V_{IN} = V_{DDA}$ (CA-IS3730CH)	1Mbps (500kHz)	I_{DDA}		NA	
			I_{DDB}		NA	
		10Mbps (5MHz)	I_{DDA}		NA	
			I_{DDB}		NA	
		40Mbps (20MHz)	I_{DDA}		NA	
			I_{DDB}		NA	
CA-IS3731C						
电源电流 – 使能关断	ENA = ENB = 0V; $V_{IN} = 0V$ (CA-IS3731CL); $V_{IN} = V_{DDI}^1$ (CA-IS3731CH)	I_{DDA}		2.0	3.3	mA
		I_{DDB}		2.9	4.7	
电源电流 – 直流信号	ENA = ENB = 0V; $V_{IN} = V_{DDI}$ (CA-IS3731CL); $V_{IN} = 0V$ (CA-IS3731CH)	I_{DDA}		4.8	7.5	
		I_{DDB}		4.5	7.0	
电源电流 – 交流信号	ENA = ENB = V_{DDI} ; $V_{IN} = 0V$ (CA-IS3731CL); $V_{IN} = V_{DDI}^1$ (CA-IS3731CH)	I_{DDA}		2.0	3.3	
		I_{DDB}		2.9	4.7	
电源电流 – 交流信号	ENA = ENB = V_{DDI} ; 所有通道输入 50%占空比, 幅值为 3.3V 的方波; 每个通道 $C_L = 15pF$	1Mbps (500kHz)	I_{DDA}		3.5	5.6
			I_{DDB}		3.8	6.0
10Mbps (5MHz)	I_{DDA}		4.2	6.6		
		I_{DDB}		4.8	7.5	
40Mbps (20MHz)	I_{DDA}		5.7	8.9		
		I_{DDB}		7.7	12.0	
备注: 1. V_{DDI} = 输入侧 V_{DD}						

7.10 时序特性
7.10.1 $V_{DDA} = V_{ddb} = 5V \pm 10\%$, $T_A = -40$ to $125^\circ C$

参数		测试说明	最小值	典型值	最大值	单位
DR	数据速率		0		40	Mbps
t_{PLH}, t_{PHL}	传播延迟	图 8-1		22.0	35	ns
PWD	脉冲宽度失真 $ t_{PLH} - t_{PHL} $		2.5	10	ns	
$t_{sk(o)}$	通道到通道输出偏移时间 ¹	同方向通道		1	3	ns
$t_{sk(pp)}$	片与片之间通道输出偏移时间 ²			1	7	ns
t_r	输出上升时间	图 8-1		2.5	4.8	ns
t_f	输出下降时间	图 8-1		2.5	4.8	ns
t_{PHZ}	关闭使能传输延迟, 输出高电平至高阻抗时间	图 8-3		8	12	ns
t_{PLZ}	关闭使能传播延迟, 输出低电平至高阻抗时间		8	12	ns	
t_{PZH}	使能传播延迟时间, 输出高阻抗至高电平时间		CA-IS373xCL	10	15	ns
			CA-IS373xCH	15	22	ns
t_{PZL}	使能传播延迟时间, 输出高阻抗至低电平时间		CA-IS373xCL	10	15	ns
			CA-IS373xCH	15	22	ns
t_{DO}	从电源掉电到默认输出延迟时间	图 8-4		10	15	ns
t_{SU}	启动时间			25	37	μs

备注:

- $t_{sk(o)}$ 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差
- $t_{sk(pp)}$ 是在相同的电源电压、温度、输入信号和负载下, 不同器件在同一方向切换的任意终端之间传播延迟时间的差值


7.10.2 $V_{DDA} = V_{ddb} = 3.3V \pm 10\%$, $T_A = -40$ to $125^\circ C$

参数		测试说明	最小值	典型值	最大值	单位
DR	数据速率		0		40	Mbps
t_{PLH}, t_{PHL}	传播延迟	图 8-1		22.0	35	ns
PWD	脉冲宽度失真 $ t_{PLH} - t_{PHL} $		2.5	10	ns	
$t_{sk(o)}$	通道到通道输出偏移时间 ¹	同方向通道		1	3	ns
$t_{sk(pp)}$	片与片之间通道输出偏移时间 ²			1	7	ns
t_r	输出上升时间	图 8-1		2.5	4.8	ns
t_f	输出下降时间	图 8-1		2.5	4.8	ns
t_{PHZ}	关闭使能传输延迟, 输出高电平至高阻抗时间	图 8-3		8	12	ns
t_{PLZ}	关闭使能传播延迟, 输出低电平至高阻抗时间		8	12	ns	
t_{PZH}	使能传播延迟时间, 输出高阻抗至高电平时间		CA-IS373xCL	10	15	ns
			CA-IS373xCH	15	22	ns
t_{PZL}	使能传播延迟时间, 输出高阻抗至低电平时间		CA-IS373xCL	10	15	ns
			CA-IS373xCH	15	22	ns
t_{DO}	从电源掉电到默认输出延迟时间	图 8-4		10	15	ns
t_{SU}	启动时间			25	37	μs

备注:

- $t_{sk(o)}$ 为具有所有驱动输入连接在一起的单个设备的输出与驱动相同负载时沿相同方向切换的输出之间的偏差
- $t_{sk(pp)}$ 是在相同的电源电压、温度、输入信号和负载下, 不同器件在同一方向切换的任意终端之间传播延迟时间的差值


8 参数测量信息



备注:

1. 信号发生器产生输入信号 V_{IN} 具有以下约束条件:波形频率 $\leq 100\text{kHz}$, 占空比 50%, $t_r \leq 3\text{ns}$, $t_f \leq 3\text{ns}$ 。由于波形发生器的输出阻抗 $Z_{out} = 50\Omega$, 图中的 50Ω 电阻是用来匹配。在实际应用中不需要。
2. C_L 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升时间, 因此它是时序特性测量的关键因素。


图 8-1 时序特性测试电路和电压波形



备注:

1. 信号发生器产生输入信号 V_{IN} 具有以下约束条件:波形频率 $\leq 100\text{kHz}$, 占空比 50%, $t_r \leq 3\text{ns}$, $t_f \leq 3\text{ns}$ 。由于波形发生器的输出阻抗 $Z_{out} = 50\Omega$, 图中的 50Ω 电阻是用来匹配。在实际应用中不需要。
2. C_L 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升时间, 因此它是时序特性测量的关键因素。


图 8-2 默认输出延迟时间测试电路和电压波形



备注:

1. 信号发生器产生输入信号 V_{IN} 具有以下约束条件: 波形频率 $\leq 100\text{kHz}$, 占空比 50%, $t_r \leq 3\text{ns}$, $t_f \leq 3\text{ns}$ 。由于波形发生器的输出阻抗 $Z_{out} = 50\Omega$, 图中的 50Ω 电阻是用来匹配。在实际应用中不需要。
2. C_L 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升时间, 因此它是时序特性测量的关键因素。


图 8-3 启用/禁用传播延迟时间测试电路和波形



备注:

1. 电源爬坡速率 = 10mV/ns 。 V_{DDI} 应该超过 3.0V 但不高于 5.5V 。
2. C_L 是大约 15pF 的负载电容和仪表电容。由于负载电容会影响输出上升时间, 因此它是时序特性测量的关键因素。

图 8-4 默认输出延迟时间测试电路和电压波形



备注:

1. 高压浪涌脉冲发生器产生振幅> 1kV, 上升/下降时间<10ns, 达到共模瞬态噪声压摆率> 150kV/μs 的重复高压脉冲。
2. C_L 是大约 15pF 的负载电容以及仪表电容。
3. 通过 - 失败标准: 每当高压浪涌到来时, 输出必须保持稳定。
4. C_{BP} 推荐至少是 1μF 电容。

图 8-5 共模瞬变抗扰度测试电路

9 详细说明

9.1 工作原理

CA-IS37xxC 系列产品采用全差分隔离电容技术。由 SiO₂ 构成的高压隔离电容为不同的电压域之间提供可靠的绝缘屏障，并提供可靠的高频信号传输路径；为了保证稳定的数据传输质量，引入开关键控(OOK)调制解调技术。发射机 (TX)将输入信号调制到载波频率上，即 TX 在一个输入状态下通过隔离电容传递高频信号，而在另一个输入状态下无信号通过隔离电容，然后接收机根据检测到的带内数据重建输入信号。这个架构为隔离的不同电压域之间提供了可靠的数据传输路径，在启动时不需要考虑初始化。全差分的隔离电容架构可以最大限度地提高信号共模瞬态抗干扰能力。

CA-IS37xxC 系列产品采用先进的电路技术可以有效的抑制载波信号和 IO 开关引入的 EMI。相比于电感耦合隔离架构，电容耦合架构具有更高的电磁抗干扰能力。OOK 调制方案消除了脉冲调制方案中可能出现的脉冲丢失引起的误码现象。图 9-1 和图 9-2 分别为单通道功能框图和 OOK 开关键控调制方案波形示意图。

9.2 功能框图




图 9-1 单通道功能框图




图 9-2 OOK 开关键控调制方案波形示意图

9.3 真值表

表 9-1 CA-IS373xC 器件真值表。

 表 9-1 真值表¹

V _{DDI}	V _{DDO}	输入(Ax/Bx) ²	输出使能(ENx) ^{3,4}	输出(Ax/Bx)	模式
PU	PU	H	H or NC	H	正常运行模式： 通道的输出跟随通道输入状态
		L	H or NC	L	
		Open	H or NC	Default	默认输出故障安全模式： 如果通道的输入保持断开状态，则其输出将变为默认值（CA-IS373xCL 为低，CA-IS373xCH 为高）。
X	PU	X	L	Z	高阻抗模式： 如果 Enable 引脚连接为低电平，则输出将处于高阻态。
PD	PU	X	H or NC	Default	默认输出故障安全模式： 如果输入侧 V _{DD} 未通电，则输出进入默认输出故障安全模式（CA-IS373xCL 为低电平，CA-IS373xCH 为高电平）。
X	PD	X	X	Undetermined	如果输出侧 V _{DD} 未供电，则输出的状态不确定。 ⁵

备注:

- V_{DDI} = 输入侧 V_{DD}; V_{DDO} = 输出侧 V_{DD}; PU = 上电 (V_{DD} ≥ V_{DD(UVLO+)}); PD = 断电 (V_{DD} ≤ V_{DD(UVLO-)}); X = 无关; H = 高电平; L = 低电平; Z = 高阻抗。
- 强驱动的输入信号可以通过内部保护二极管微弱地驱动浮动的 V_{DD}，从而导致输出不确定。
- 当 CA-IS373xC 在噪声环境中工作时，建议将使能引脚输入连接到外部逻辑的高电平或低电平。
- NC 引脚是没有内部连接，可以悬空，连接到 V_{DD} 或连接到 GND。
- 当 V_{DDI} > V_{DD(UVLO+)}，V_{DDO} < V_{DD(UVLO-)} 时，输出处于不确定状态。

表 9-2 使能输入真值表

型号	ENA ^{1,2}	ENB ^{1,2}	状态
CA-IS3730C	—	H	输出 B1, B2, B3 通道开启，输出状态和输入状态相同。
	—	L	输出 B1, B2, B3 通道关闭，输出为高阻态。
CA-IS3731C	H	X	输出 A3 通道开启，输出状态和输入状态相同。
	L	X	输出 A3 通道关闭，输出为高阻态。
	X	H	输出 B1, B2 通道开启，输出状态和输入状态相同。
	X	L	输出 B1, B2 通道关闭，输出为高阻态。

备注:

- 使能输入 ENA 和 ENB 可用于多路复用，时钟同步或其他输出控制。表 9-2 中列出了每种隔离器产品的 ENA, ENB 逻辑运算。这些输入在内部上拉至本地 V_{DD}，允许它们连接到外部逻辑电平（高或低）或悬空。为了最大限度地降低噪声耦合，如果它们悬空，请不要将电路走线连接到 ENA 或 ENB。如果未使用 ENA, ENB，建议将它们连接到外部逻辑电平，特别是如果 CA-IS373xC 在嘈杂的环境中运行。
- X = 无关; H = 高电平; L = 低电平。

10 应用电路

相比于光耦器件，CA-IS37xxC 系列数字隔离器不需要外部元件来提供偏置或限制电流能力，需要两个外部 V_{DD} 旁路电容（推荐是 $0.1\mu\text{F}$ 和 $1\mu\text{F}$ ）即可工作。CA-IS37xxC 产品输入兼容 TTL 电平，仅吸收微安级的输入漏电流，无需外部缓冲电路即可驱动。输出电阻为 50Ω （轨到轨输出），可提供正向和反向通道配置。图 10-1 显示了 CA-IS3731C 产品的典型应用电路。





图 10-1 CA-IS3731C 典型应用电路


11 封装信息

11.1 SOIC16 宽体外形尺寸


下图说明了 CA-IS373xC 系列数字隔离器采用 SOIC16 宽体封装大小尺寸图和建议焊盘尺寸图。尺寸以毫米为单位。




TOP VIEW



RECOMMENDED LAND PATTERN



FRONT VIEW



LEFT SIDE VIEW

12 焊接信息





图 12-1 焊接温度曲线

表 12-1 焊接温度参数


简要说明	无铅焊接
温升速率 ($T_L=217^\circ\text{C}$ 至峰值 T_P)	最大 3°C/s
$T_{smin}=150^\circ\text{C}$ 到 $T_{smax}=200^\circ\text{C}$ 预热时间 t_s	60~120 秒
温度保持 217°C 以上时间 t_L	60~150 秒
峰值温度 T_P	260°C
小于峰值温度 5°C 以内时间 t_p	最长 30 秒
降温速率 (峰值 T_P 至 $T_L=217^\circ\text{C}$)	最大 6°C/s
常温 25°C 到峰值温度 T_P 时间	最长 8 分钟

13 编带信息

REEL DIMENSIONS




TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CA-IS3730LW	SOIC	W	16	1000	330	16.4	10.90	10.70	3.20	12.00	16.00	Q1
CA-IS3730HW	SOIC	W	16	1000	330	16.4	10.90	10.70	3.20	12.00	16.00	Q1
CA-IS3731LW	SOIC	W	16	1000	330	16.4	10.90	10.70	3.20	12.00	16.00	Q1
CA-IS3731HW	SOIC	W	16	1000	330	16.4	10.90	10.70	3.20	12.00	16.00	Q1

14 重要声明

上述资料仅供参考使用，用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下，保留因技术革新而改变上述资料的权利。

Chipanalog 产品全部经过出厂测试。针对具体的实际应用，客户需负责自行评估，并确定是否适用。Chipanalog 对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。除此之外不得复制或展示所述资源，如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等，Chipanalog 对此概不负责。

商标信息

Chipanalog Inc.®、Chipanalog®为 Chipanalog 的注册商标。



<http://www.chipanalog.com>